Sommario:
- Passaggio 1: cos'è l'UART?
- Passaggio 2: specifiche
- Passaggio 3: approccio alla progettazione
- Passaggio 4: risultati della simulazione
- Passaggio 5: file allegati
Video: Progettazione di UART in VHDL: 5 passaggi
2024 Autore: John Day | [email protected]. Ultima modifica: 2024-01-30 10:02
UART è l'acronimo di Universal Asynchronous Receiver Transmitter. È il protocollo di comunicazione seriale più popolare e più semplice. In questo tutorial imparerai come progettare un modulo UART in VHDL.
Passaggio 1: cos'è l'UART?
Per comunicare con varie periferiche, i processori oi controllori di solito utilizzano la comunicazione UART. È una comunicazione seriale semplice e veloce. Poiché UART è un requisito minimo in quasi tutti i processori, di solito sono progettati come core IP soft in VHDL o Verilog per riutilizzabilità e facilità di integrazione.
Passaggio 2: specifiche
Le specifiche dell'UART progettato sono riportate di seguito:
* Segnali UART standard.
* Baud rate configurabile da 600-115200.
* Campionamento = 8x @ricevitore
* Design collaudato FPGA - su scheda Xilinx Artix 7.
* Testato su periferiche UART, Hyperterminal con successo - tutti i baudrate
Passaggio 3: approccio alla progettazione
-
Progetteremo 3 moduli, che integreremo in seguito per completare l'UART.
- Modulo trasmettitore: si occupa delle trasmissioni di dati seriali
- Modulo ricevitore: si occupa della ricezione dei dati seriali
- Modulo generatore di baud: si occupa della generazione del baud clock.
- Il modulo generatore di baud è configurabile dinamicamente. Genera due baud clock dal clock principale, in base alla velocità desiderata. Uno per il trasmettitore, l'altro per il ricevitore.
- Il modulo ricevitore utilizza una frequenza di campionamento di 8x per ridurre al minimo la probabilità di errore nella ricezione, ad es., il baud clock del ricevitore è 8x baud clock del trasmettitore.
- Segnali di controllo per controllare la trasmissione e la ricezione, nonché il segnale di interruzione.
- Interfaccia seriale UART standard senza bit di parità, un bit di stop e start, 8 bit di dati.
- Un'interfaccia parallela per comunicare con l'host, ad esempio un processore o un controller, che alimenta e riceve dati paralleli da e verso UART.
Passaggio 4: risultati della simulazione
Passaggio 5: file allegati
* Modulo trasmettitore UART -file vhd
* Modulo ricevitore UART - file vhd
* Modulo generatore baud - file vhd
* Modulo UART - Il modulo principale principale che integra i moduli di cui sopra - file vhd
* Documentazione completa di UART IP Core - pdf
Per qualsiasi domanda non esitare a contattarmi:
Mitu Raj
seguimi:
Per domande, contattare: [email protected]
Consigliato:
Progettazione di un semplice controller di cache associativa a quattro vie in VHDL: 4 passaggi
Progettazione di un semplice controller di cache associativo a quattro vie in VHDL: nel mio precedente tutorial, abbiamo visto come progettare un semplice controller di cache a mappatura diretta. Questa volta facciamo un passo avanti. Progetteremo un semplice controller di cache associativo a quattro vie. vantaggio? Meno miss rate, ma a scapito delle prestazioni
Progettazione di un controller di interrupt programmabile in VHDL: 4 passaggi
Progettazione di un controller di interrupt programmabile in VHDL: sono sopraffatto dal tipo di risposte che ricevo in questo blog. Grazie ragazzi per aver visitato il mio blog e avermi motivato a condividere le mie conoscenze con voi. Questa volta presenterò il design di un altro modulo interessante che vediamo in tutti i SOC: Interrupt C
Progettazione di un semplice controller di cache in VHDL: 4 passaggi
Progettazione di un controller di cache semplice in VHDL: Sto scrivendo questo istruibile, perché ho trovato un po' difficile ottenere del codice VHDL di riferimento per imparare e iniziare a progettare un controller di cache. Quindi ho progettato da zero un controller della cache e l'ho testato con successo su FPGA. ho p
Progettazione del Master I2C in VHDL: 5 passaggi
Progettazione di I2C Master in VHDL: in questo tutorial, viene discussa la progettazione di un semplice master I2C in VHDL. NOTA: fare clic su ciascuna immagine per visualizzare l'immagine completa
Progettazione di un semplice controller VGA in VHDL e Verilog: 5 passaggi
Progettazione di un semplice controller VGA in VHDL e Verilog: in questo tutorial, progetteremo un semplice controller VGA in RTL. VGA Controller è il circuito digitale progettato per pilotare i display VGA. Legge dal Frame Buffer (VGA Memory) che rappresenta il frame da visualizzare e genera neces